基于多層二硒化鎢的高性能場(chǎng)效應(yīng)晶體管的實(shí)驗(yàn)優(yōu)化和理論模擬

隨著半導(dǎo)體集成工藝進(jìn)入3 nm 及以下技術(shù)節(jié)點(diǎn)，傳統(tǒng)硅基晶體管出現(xiàn)漏電功耗增大，短溝道效應(yīng)加劇等問題，對(duì)集成電路的性能與可靠制造產(chǎn)生嚴(yán)重的影響［1~3］. 近年來，以過渡金屬硫族化合物（TMDCs）為代表的二維納米材料因具有原子級(jí)物理厚度，優(yōu)異的機(jī)械柔韌性和較高的載流子遷移率［4~6］，成為未來可替代傳統(tǒng)硅基材料以延續(xù)摩爾定律發(fā)展的重要候選新材料之一［7~10］.

作為二維（2D）TMDCs 的代表性材料，WSe2 是繼WS2 和MoS2 之后備受關(guān)注的一種二維原子晶體，具有很高的導(dǎo)通電流密度和載流子遷移率［11~13］以及較低的有效電子質(zhì)量［7，14~17］，有望成為場(chǎng)效應(yīng)晶體管優(yōu)良的溝道材料［18，19］. 2012 年，Javey 等［20］采用微機(jī)械剝離法制備出了單層 p 型 WSe2 納米片，并以SiO（2 270 nm）/Si 為襯底，Pd/Au（30/20 nm）為電極，制成頂柵WSe2 場(chǎng)效應(yīng)晶體管（WSe2-FETs），其表現(xiàn)出了優(yōu)異的電學(xué)性能，在室溫下測(cè)得載流子遷移率達(dá) 250 cm2·V?1·s?1，開關(guān)比超過 106. 2013 年，Banerjee 等［21］則通過微機(jī)械剝離法制備出了單層n 型WSe2 納米片，并以Al2O（3 72 nm）/Si 為襯底，In/Au（（10/100 nm）為電極制成WSe2-FETs，在室溫下其載流子遷移率為142 cm2·V?1·s?1，開關(guān)比超過106. 以上文獻(xiàn)只針對(duì)單一層數(shù)的WSe2 進(jìn)行了研究，但缺乏對(duì)于不同層數(shù)的WSe2 在結(jié)構(gòu)和性能方面的系統(tǒng)性研究. 同時(shí)，由文獻(xiàn)［15］可知，多層WSe2 雖是間接帶隙半導(dǎo)體，但相較于單層WSe2 具有更高的態(tài)密度、載流子遷移率和驅(qū)動(dòng)電流，這意味著多層WSe2 在FETs 等領(lǐng)域具有更大的應(yīng)用前景. 然而到目前為止，由于采用微機(jī)械剝離法制備的WSe2 納米片厚度具有較大的隨機(jī)性，且對(duì)于制備及測(cè)試FETs 條件及理論計(jì)算分析缺乏系統(tǒng)研究，因此WSe2-FETs 的性能并未得到充分研究.

FETs 的基本結(jié)構(gòu)包括襯底、溝道材料、介電層和電極. 其中，電極和溝道材料的兩端接觸形成源電極和漏電極，介電層位于柵電極和溝道材料之間，為FETs 提供電場(chǎng)，用以調(diào)控溝道材料的導(dǎo)電性. 依據(jù)介電層與溝道材料相對(duì)位置的不同，F(xiàn)ETs 可分為頂柵和底柵兩種結(jié)構(gòu). 頂柵結(jié)構(gòu)可實(shí)現(xiàn)對(duì)晶體管的單獨(dú)控制，且易構(gòu)筑小尺寸晶體管，因此被廣泛用于制備射頻器件和集成電路，但制作工藝繁雜，不適用于實(shí)驗(yàn)研究. 而底柵結(jié)構(gòu)雖然不易實(shí)現(xiàn)對(duì)每個(gè)器件的單獨(dú)控制，但制備工藝簡單，成本低廉，非常適合實(shí)驗(yàn)條件下對(duì)于材料器件的研究.

本文通過微機(jī)械剝離法，制備出了從單層到多層WSe2 納米片的底柵結(jié)構(gòu)WSe2-FETs，研究了溝道材料及介電層厚度與FETs 性能的關(guān)系，并通過對(duì)制成的FETs 進(jìn)行退火及低溫測(cè)試，將實(shí)驗(yàn)所得到的數(shù)據(jù)通過建立數(shù)學(xué)模型來模擬載流子傳輸過程，并進(jìn)行了理論數(shù)值計(jì)算.

1. 實(shí)驗(yàn)部分

1. 試劑與儀器
   2H-WSe2 晶體（純度≥99. 995%）；鈦（純度≥99. 99%）和金（純度≥
   99. 99%）；去離子水（色譜純）；丙酮（分析純）；無水乙醇（純度≥99. 5%）；氬氣
   （純度≥99. 999%）；硅片（SiO2/Si，p 型）；熱釋放膠帶（1005R-2. 0 型）；光刻膠（AZ 5214E 型）；顯影液（AZ 300MIF 型）.WS-650-23NP 型勻膠機(jī)（Laurell- 邁可諾技術(shù)有限公司）；.

2. 實(shí)驗(yàn)過程

1. WSe2 納米片的制備 采用微機(jī)械剝離法制備WSe2 納米片. 首先，用玻璃刀將4 寸硅片裁剪成邊長為1 cm 的正方形硅片單元，再用丙酮、無水乙醇和去離子水依次在180 W 功率下分別超聲20 min，
   最后用氬氣吹干并密封放置備用. 取適量WSe2 體材料晶體放至熱釋放膠帶上并對(duì)折剝離，重復(fù)剝離步驟數(shù)次至熱釋放膠帶上無明顯聚集性WSe2 納米片材料，然后將其粘貼到清潔好的硅片上，隨后將硅片放置到恒溫?zé)崤_(tái)上進(jìn)行納米片的轉(zhuǎn)移，緩慢撕下膠帶，得到WSe2 納米片. 通過不斷調(diào)整恒溫?zé)崤_(tái)的加熱溫度和時(shí)間，發(fā)現(xiàn)在60 ℃下加熱5 min 時(shí)，材料的轉(zhuǎn)移效率及殘膠余量相對(duì)優(yōu)良，納米片較為分散，有利于后期WSe2-FETs 的制作.

2. WSe2-FETs 的制備 WSe2-FETs 底柵結(jié)構(gòu)的具體制備工藝：首先將WSe2 納米片依次用丙酮、無水乙醇和去離子水分別浸泡10 min 后，用氮?dú)獯蹈?；在附著WSe2 納米片的硅片中心滴加2 滴光刻膠
   （負(fù)膠），在3000 r/min 的轉(zhuǎn)速下旋涂1 min；之后再將硅片轉(zhuǎn)移到恒溫?zé)崤_(tái)上，在100 ℃下加熱3 min； 將電極掩模板圖案與樣品位置對(duì)齊曝光 50 s，并在 100 ℃下熱烘 3 min，隨后采用專業(yè)顯影液顯影3 min，得到電極圖形；利用真空鍍膜機(jī)在光刻好的樣品表面蒸鍍電極Ti/Au（10/100 nm）；最后用丙酮漂洗去除光刻膠，得到WSe2-FETs.

3. 電學(xué)性能測(cè)試 Scheme 1 為WSe2-FETs 的電學(xué)性能測(cè)試示意圖. 在測(cè)試前將源極接地，將p 型摻雜的硅片作為底柵，在源極和漏極間施加電壓Vd，源極和底柵間施加電壓Vg. 保持Vd 不變，通過掃描不同 Vg 測(cè)得源極與漏極間電流 Id，得到FETs 的轉(zhuǎn)移特性曲線（Id-Vg）；保持 Vg 不變，通過掃描不同的 Vd，測(cè)得 Id，得到FETs 的輸出特性曲線（Id-Vd）. 其中，轉(zhuǎn)移特性曲線的測(cè)試條件：Vd=10 V，Vg=?30~ 30 V，步長為 1 V；輸出特性曲線的測(cè)試條件為：取不同的 V（g ?30，?20，?10，0，10，20，30 V），在 Vd=? 10~10 V，步長為0. 5 V 下，測(cè)定Id-Vd，匯總后得到相應(yīng)的輸出特性曲線.

1. 理論計(jì)算方法 基于密度泛函理論（DFT）的投影綴加平面波法（PAW），采用VASP 5. 4. 4 第一性原理軟件，對(duì)本征及與金屬電極Ti 接觸后的WSe2 晶胞進(jìn)行幾何結(jié)構(gòu)優(yōu)化. 用廣義梯度近似（GGA）來描述電子與電子之間相互作用的交換關(guān)聯(lián)勢(shì)［22~25］，考慮到計(jì)算速度和精度，平面波截?cái)嗄苋?00 eV，布里淵區(qū)積分通過Monkhost-Pack［26］方法自動(dòng)產(chǎn)生［27］，優(yōu)化結(jié)束后，體系能量以及原子間作用力等參數(shù)的相應(yīng)精度標(biāo)準(zhǔn)分別為10?5 eV 和0. 1 eV/nm.

1. 結(jié)果與討論

1. 材料的表征
   圖1（A）和（B）分別為WSe2 體材料的光學(xué)照片和SEM 照片. 可見，WSe2 體材料呈銀白色金屬光澤的多層結(jié)構(gòu). 圖1（C）為剝離后WSe2 納米片的SEM 照片，可見，納米片表面光滑平整，呈少層結(jié)構(gòu)且尺寸分布不均一. 圖 1（D）和（E）分別為 WSe2 納米片的低分辨 TEM（LRTEM）和高分辨 TEM（HRTEM） 照片，可見，剝離得到的 WSe2 納米片呈現(xiàn)出清晰的晶格條紋，晶面間距為 0. 216 nm，對(duì)應(yīng) WSe2 的
   （006）晶面，與本文WSe2 的XRD 結(jié)果相匹配. 圖1（F）為選區(qū)電子衍射（SAED）圖像，可見，選區(qū)內(nèi)只有一套清晰的六方對(duì)稱的衍射斑點(diǎn)，表明WSe2 納米片是具有高結(jié)晶質(zhì)量的單晶. 從選區(qū)的元素分布圖可見，搭成器件的WSe2 納米片作為溝道材料，表面依舊光滑平整無褶皺［圖1（G）］，且W 和Se 元素分布均勻［圖1（H）和（I）］，表明制備出來的WSe2-FETs 結(jié)構(gòu)完好.
   利用XPS 對(duì)WSe2 的元素組成和成鍵類型進(jìn)行表征. 圖2（A）為WSe2 的XPS 全譜圖，可以觀察到
   4 種元素，其中W 和Se 元素的信號(hào)來自于WSe2，O 和Si 元素則來自SiO2/Si 基底. 圖2（B）和（C）分別為
   W 元素和Se 元素的 XPS 精細(xì)譜圖. 可見，W 元素在 33. 35，35. 55 和 37. 8 eV 處的特征峰分別對(duì)應(yīng)
   W4f7/2，W4f5/2 和W5p3/2，Se 元素在54. 41 和55. 28 eV 處的峰分別對(duì)應(yīng)Se3d5/2 和Se3d3/2，這些精細(xì)譜圖的特征
   

峰與 2H-WSe2 體材料的XPS 譜圖結(jié)果［28］一致.
利用XRD 對(duì)WSe2 的晶型及結(jié)晶性進(jìn)行表征. 圖2（D）為WSe2 剝離前后的XRD 譜圖，與標(biāo)準(zhǔn)卡片

（PDF#38-1388）對(duì)比可知［29］，2H-WSe2 為典型的六方晶系，在2θ=13. 82°，41. 83°和56. 84°處的衍射峰分別對(duì)應(yīng)WSe2 的（002），（006）和（008）晶面. WSe2 納米片的峰位無偏移，峰強(qiáng)變化較小，這表明其晶體結(jié)構(gòu)在剝離前后未發(fā)生明顯變化，仍保持高結(jié)晶性.
使用拉曼光譜研究了微機(jī)械剝離法制備的WSe2 納米片的化學(xué)結(jié)構(gòu). WSe2 的拉曼光譜主要有兩種
鍵振動(dòng)模式E12（g 面內(nèi)振動(dòng)模式）和A1（g 面外振動(dòng)模式），隨著WSe2 納米片層數(shù)由單層變?yōu)槎鄬訒r(shí)，由于

層間范德瓦爾斯相互作用變強(qiáng)，其拉曼光譜在308 cm?1 附近會(huì)出現(xiàn)一個(gè)B12g 活性峰［30］. 因此，可以借助拉曼光譜中B12g 活性峰鑒定WSe2 的層數(shù). 圖3（A）和（B）為在532 nm 激發(fā)波長下不同層數(shù)WSe2 納米片的拉曼光譜，可見，當(dāng)WSe2 納米片層數(shù)由單層變?yōu)槎鄬訒r(shí)，拉曼光譜在308 cm?1 處會(huì)出現(xiàn)活性峰B12g，且隨著層數(shù)的增加，層間范德瓦爾斯作用增強(qiáng)，B12g 發(fā)生微小藍(lán)移. 從單層WSe2 納米片的拉曼光譜可見， E12g 峰在249. 54 cm?1 處，A1g 峰在260. 80 cm?1 處［圖3（C）］，與文獻(xiàn)［30］報(bào)道的一致.

熒光發(fā)射（PL）光譜可以從光學(xué)角度對(duì)WSe2 納米片的層數(shù)、結(jié)晶質(zhì)量及帶隙進(jìn)行表征. 圖3（D）是在532 nm 激發(fā)波長下不同層數(shù)的WSe2 納米片的PL 光譜. 可以看出，單層WSe2 為直接帶隙，在745. 5 nm 處表現(xiàn)出很強(qiáng)的發(fā)光峰. 根據(jù)半導(dǎo)體材料的電子能帶隙與截止波長的關(guān)系［λ=1. 24/Eg，其中，λ
（nm）為波長，E（g eV）為帶隙］［31］，可以得出單層WSe2 的帶隙為1. 65 eV. 同時(shí)，隨著WSe2 納米片的厚度不斷增加，PL 光譜主發(fā)射峰強(qiáng)度降低，并向較低能量方向遷移. 圖3（E）為WSe2 納米片帶隙統(tǒng)計(jì)圖，可以看出，隨著WSe2 納米片厚度的增加，帶隙逐漸減小，當(dāng)厚度增加到7 層之后，帶隙穩(wěn)定在1. 48 eV.
利用AFM 進(jìn)一步表征微機(jī)械剝離法制備的WSe2 納米片的表面形貌及厚度，圖S1（本文支持信息） 為單層到8 層WSe2 納米片的AFM 圖像，可以看到，單層WSe2 納米片厚度為0. 7 nm，與文獻(xiàn)［32］一致. 通過對(duì)比AFM 圖像的顏色襯度可以看出，采用該方法制備的WSe2-FETs 表面平整無褶皺，具有較高的完整性，進(jìn)一步證明了微機(jī)械剝離法制備的WSe2 納米片具有高質(zhì)量特性.

1. FETs 的電學(xué)性能
   利用室溫和低溫探針臺(tái)測(cè)試了WSe2-FETs 的電學(xué)性能，得到的輸出和轉(zhuǎn)移特性曲線均呈非線性狀態(tài)，表明WSe2 納米片與金屬電極之間的功函數(shù)不匹配，形成了肖特基接觸［33］. 載流子遷移率（μ2d）的計(jì)算如下［34］：
   μ2d = L (?Id /?Vg )/ (CWVd )(1)
   式中：L（μm）為器件的溝道長度；W（μm）為溝道寬度；C 為SiO2 介電層的單位面積電容（300 nm 厚度
   SiO2 的單位面積電容C 為11. 5 nF/cm2，且SiO2 單位面積電容值與其厚度成反比）；V（d V）為測(cè)試所加的
   漏極電壓；?Id/?Vg 為漏極電流對(duì)柵極電壓的微分，對(duì)應(yīng)轉(zhuǎn)移特性曲線上的切線斜率. 將相關(guān)物理量代入式（1），即可計(jì)算出WSe2-FETs 的載流子遷移率，電流開關(guān)比則可以通過對(duì)數(shù)坐標(biāo)下的轉(zhuǎn)移特性曲線
   求出. 下面分別從WSe2 納米片厚度、介電層厚度、退火及測(cè)試溫度4 個(gè)方面分析了WSe2-FETs 電學(xué)性能的影響因素.

WSe2 納米片厚度的影響 由AFM 結(jié)果可見，利用微機(jī)械剝離法制備出了從單層到多層的WSe2 納米片，并以氧化層厚度為300 nm 的SiO2/Si 為介電層襯底，Ti/Au（10/100 nm）為電極，制成了FETs. 為了研究WSe2 納米片厚度對(duì)WSe2-FETs 電學(xué)性能的影響，將每個(gè)厚度的WSe2 納米片制備出5 個(gè)WSe2- FETs，通過計(jì)算每個(gè)WSe2-FETs 的載流子遷移率（圖S2，見本文支持信息），統(tǒng)計(jì)得出了WSe2 納米片厚度與載流子遷移率的關(guān)系曲線［圖4（A）］，以此來求取基于不同厚度WSe2-FETs 載流子遷移率的均值. 可見，WSe2 納米片在7 層時(shí)的平均載流子遷移率最高（47. 63 cm2·V?1·s?1），當(dāng)厚度超過7 層后，平均載流子遷移率開始降低，這是因?yàn)槎鄬覹Se2 雖是間接帶隙半導(dǎo)體，但相比單層WSe2 其具有更高的態(tài)密度和驅(qū)動(dòng)電流. 同時(shí)隨著層數(shù)的增加，WSe2 納米片中電子的活動(dòng)空間由二維變?yōu)槿S空間，平均自由程變大，輸送變快，導(dǎo)致其在宏觀上的量子限域效應(yīng)減弱［35，36］. 因此，增加WSe2 納米片的層數(shù)有助于提升載流子遷移率. 但隨著材料厚度進(jìn)一步增加，表面平整度相較于單層或少層WSe2 納米片而言變低，可吸附在WSe2 納米片表面的帶電雜質(zhì)變多，引起的附加散射變強(qiáng)，同時(shí)也使得與金屬電極的接觸變差，導(dǎo)致WSe2-FETs 的載流子遷移率降低. 而此時(shí)由WSe2 納米片厚度增加所引起的維度的變化不再明顯，造成其量子限域效應(yīng)不再減弱. 上述因素的綜合作用是造成WSe2 納米片厚度超過7 層后，WSe2- FETs 的載流子遷移率迅速下降的結(jié)果［37，38］. 同時(shí)值得注意的是，本實(shí)驗(yàn)相較于目前基于單層WSe2- FETs 性能差異較大的原因是，與上述參考文獻(xiàn)中的實(shí)驗(yàn)條件及參數(shù)不同.

1. 介電層厚度的影響 柵介質(zhì)材料由于直接和溝道材料接觸，其性能會(huì)極大地影響整個(gè)器件的性能. 其中SiO2 作為Si 的天然柵介質(zhì)，成為FETs 中最為常見的柵介質(zhì). 根據(jù)上述實(shí)驗(yàn)結(jié)果，選取了7 層WSe2 納米片，并分別以300，200 和100 nm 3 種常規(guī)厚度的SiO2/Si 基底作為介電層制成FETs，研究介電層厚度對(duì)WSe2-FETs 性能的影響. 采用相同方法在每個(gè)介電層厚度下制備了5 個(gè)基于7 層WSe2 納米片的FETs，通過計(jì)算每個(gè)WSe2-FETs 的載流子遷移率，統(tǒng)計(jì)得出了介電層厚度與載流子遷移率的曲線
   ［圖4（B）］，以此來求取基于不同厚度介電層的WSe2-FETs 載流子遷移率的均值. 可見，分別以300，
   200 和100 nm 3 種厚度的SiO2/Si 襯底作為介電層的FETs 的平均載流子遷移率分別為47. 81，68. 23 和
   80. 68 cm2·V?1·s?1. 一個(gè)典型的不同介電層厚度下WSe2-FETs 的轉(zhuǎn)移特性曲線如圖4（C）所示，可以觀察到，介電層厚度對(duì)于WSe2-FETs 的載流子遷移率有較大的影響. 這是因?yàn)楫?dāng)介電層厚度減小時(shí)，柵極提供的電場(chǎng)強(qiáng)度增強(qiáng)，提高了載流子的傳輸速率. 此外，由于在介電層襯底SiO2-Si 結(jié)構(gòu)中存在的4 種電荷（界面態(tài)電荷Qit、氧化層中的固定電荷Qf、氧化層缺陷電荷Qot 及可動(dòng)離子電荷Qm）與位于SiO2-Si界面處的薄層正電荷 Qox 等效，正電荷 Qox 的存在使半導(dǎo)體表面感應(yīng)出負(fù)電荷，從而使得n 型半導(dǎo)體WSe2 出現(xiàn)積累電子. 當(dāng)介電層厚度減小時(shí)，電容值變大，電容儲(chǔ)存電荷的能力增強(qiáng)，導(dǎo)致在靠近源極金屬電極附近的WSe2 層內(nèi)誘導(dǎo)出的電子數(shù)量增加，因此改善了電極與溝道材料間的歐姆接觸，降低了寄生電阻，從而使載流子遷移率提高.

2. 退火處理的影響 將 WSe2-FETs 在混氣（H2/Ar 為 10/90 mL/min）氣氛，200 ℃下進(jìn)行退火處理2 h，以研究退火處理對(duì)WSe2-FETs 電學(xué)性能的影響. 根據(jù)厚度與遷移率的關(guān)系，選取了上述性能優(yōu)良的FETs 進(jìn)行退火處理. 圖4（D）為WSe2-FETs 退火處理前后的轉(zhuǎn)移特性曲線，可以計(jì)算得出退火處理前后WSe2-FETs 器件的載流子遷移率由81. 10 cm2·V?1·s?1 提高到93. 17 cm2·V?1·s?1，說明退火處理能在一定程度上有效提高器件的電學(xué)性能. 歸因于退火過程可以將制備WSe2 納米片及WSe2-FETs 過程中引入的一些帶電雜質(zhì)（氧氣、水等）去除，從而消除了帶電雜質(zhì)吸附在WSe2-FETs 表面時(shí)引起的庫侖散射. 另外，退火過程還可以改善WSe2 納米片與Ti/Au 電極的接觸，進(jìn)一步提高載流子遷移率.

3. 溫度的影響 為了探究溫度對(duì)于WSe2-FETs 電學(xué)性能的影響，選取了上述退火處理后的WSe2- FETs，利用低溫探針臺(tái)分別在298，278，228，178，128 和78 K 下進(jìn)行了電學(xué)性能測(cè)試. 根據(jù)圖4（E）可以計(jì)算得知，隨著測(cè)試溫度從 298 K 降到 78 K，WSe2-FETs 的載流子遷移率分別為 91. 59，101. 43，
   130. 97，135. 97，319. 59 和482. 78 cm2·V?1·s?1，說明測(cè)試溫度對(duì)于WSe2-FETs 的載流子遷移率有較大影響. 這是因?yàn)楦呓Y(jié)晶性本征半導(dǎo)體WSe2 納米片中主要存在由晶格振動(dòng)引起的晶格散射［39］，溫度越低，晶格振動(dòng)越弱，對(duì)載流子的晶格散射也將減弱，因此遷移率隨溫度的降低而大幅度升高. 同時(shí)，根據(jù)圖4（F）可以計(jì)算出，隨著溫度降低，器件的開關(guān)比也從107 增大到108.
   

圖5（A）~（D）分別為高性能WSe2-FETs 的轉(zhuǎn)移特性曲線、輸出特性曲線、AFM 表面形貌和厚度數(shù)據(jù)曲線. 可見，器件的輸出曲線呈非線性狀態(tài)，表明WSe2 納米片與接觸電極間存在肖特基勢(shì)壘. 不同柵壓下的輸出曲線不重合，表明WSe2 的導(dǎo)電性可以由柵壓進(jìn)行調(diào)控. 值得注意的是，輸出曲線在不同柵壓下器件的開啟電壓表現(xiàn)出了較大差異，主要因?yàn)楫?dāng)給介電層襯底施加?xùn)艍?i>Vg 時(shí)，會(huì)使得源擴(kuò)散區(qū)和襯底之間的pn 結(jié)處于反向偏置. 如此，溝道將會(huì)受到襯底柵壓Vg 的調(diào)制，該效應(yīng)通常稱為“背面柵效應(yīng)”或“襯底偏置效應(yīng)”. 在本實(shí)驗(yàn)中由于采用少層WSe2 納米片作為溝道材料，厚度在納米級(jí)別，可看作為單邊突變pn 結(jié)的n+區(qū)，當(dāng)加入反向柵壓Vg 時(shí)，會(huì)使溝道和襯底間的耗盡層向襯底內(nèi)部展寬，耗盡層中的電荷增多. 由于要保持金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFETs）系統(tǒng)的電中性條件，這必定會(huì)減少溝道中的電子電荷，從而使得溝道變得更薄. MOSFETs 開啟電壓如要維持原來的溝道寬度， 就必須在柵極上積累更多的正電荷，以平衡耗盡層中增加的負(fù)電荷. 這就意味著需要增加閥值電壓使溝道變薄甚至消失. 因此所加?xùn)艍?i>Vg 的絕對(duì)值越大，開啟電壓也越大.

1. 理論計(jì)算

WSe2 作為一種典型的TMDCs，主要具有1T，2H 和3R 3 種晶相，其中在常溫下穩(wěn)定的是2H 晶相. 因此，搭建了空間群為P63/mmc（194）的2H-WSe2 晶體模型，晶格常數(shù)為a=b=0. 3286 nm，c=1. 2983 nm［28］，每個(gè)單胞含有一個(gè)W 原子和兩個(gè)Se 原子. 之后，又根據(jù)實(shí)驗(yàn)測(cè)試結(jié)果搭建了金屬電極Ti 與WSe2 晶胞接觸（WSe2@Ti）的模型. 如圖6（A）所示，其中Ti 原子與Se 原子接觸，WSe2 為7 層結(jié)構(gòu). 為了消除周期性排列晶體結(jié)構(gòu)中相鄰晶胞間相互作用力的影響，在垂直于WSe2 面上方施加一個(gè)1. 2 nm 的真空層.

為了比較WSe2 與金屬電極Ti 接觸前后體系電子結(jié)構(gòu)的變化，給出了本征7 層WSe2 的能帶結(jié)構(gòu)及態(tài)密度分布［圖6（B）和圖S3（A），見本文支持信息］. 從圖6（B）可見，能帶的導(dǎo)帶底和價(jià)帶頂并非位于布里淵區(qū)的K 點(diǎn)，表現(xiàn)為1. 45 eV 的間接帶隙，與實(shí)驗(yàn)值（1. 48 eV）一致，表明采用的計(jì)算方法適宜. 從圖S3（A）的態(tài)密度分布圖可見，價(jià)帶有兩個(gè)區(qū)域，即?7. 023~?0. 2174 eV 的上價(jià)帶區(qū)，主要由Se-4p 和W-5d 態(tài)填充，?15. 101~?12. 711 eV 的下價(jià)帶區(qū)，主要由 Se-4s 態(tài)填充，而導(dǎo)帶底主要由W-5d 和Se-3p 態(tài)填充. 與Ti 接觸后WSe2@Ti 的能帶結(jié)構(gòu)態(tài)及密度分布如圖6（C）和圖S3（B）（見本文支持信息）所示，與本征WSe2 相比，WSe2@Ti 能帶結(jié)構(gòu)中Ti-3d 與Se-4p 分態(tài)密度在費(fèi)米能級(jí)附近有很大重疊，表現(xiàn)出較強(qiáng)的4p-3d 雜化現(xiàn)象. 正是由于這種雜化，使得WSe2@Ti 的能帶結(jié)構(gòu)在費(fèi)米能級(jí)附近的能帶出現(xiàn)許多雜質(zhì)帶，因此WSe2@Ti 的帶隙消失. 同時(shí)，在Ti 與WSe2 的接觸界面處，WSe2 的能帶會(huì)發(fā)生彎曲形成了一個(gè)耗盡區(qū)，在此區(qū)域中電子不易在金屬與半導(dǎo)體間傳輸，由此形成肖特基接觸. 與實(shí)驗(yàn)得出的WSe2- FETs 轉(zhuǎn)移及輸出特性曲線為非線性曲線相互印證.

基于實(shí)驗(yàn)所得的數(shù)據(jù)和形變勢(shì)理論，計(jì)算了7 層WSe2@Ti 體系的載流子遷移率. 根據(jù)式（5），利用VASP 軟件對(duì)7 層WSe2@Ti 體系的價(jià)帶頂和導(dǎo)帶頂在單軸應(yīng)變下的值進(jìn)行線性擬合，所得斜率即為形變勢(shì)常數(shù)E1；同樣，根據(jù)式（3）對(duì)不同單軸應(yīng)變下晶胞總能進(jìn)行二次擬合得到彈性模量C2d. 根據(jù)式（4），對(duì)能帶邊緣二次擬合可得出7 層WSe2@Ti 體系的載流子（電子和空穴）有效質(zhì)量. 將上述所得數(shù)值代入式（2），即可計(jì)算得到7 層WSe2@Ti 體系的載流子遷移率. 計(jì)算結(jié)果如表1 所示.

將理論計(jì)算結(jié)果（102. 64 cm2·V?1·s?1）與實(shí)驗(yàn)獲得的載流子遷移率（91. 59 cm2·V?1·s?1）對(duì)比分析可以得出，本文的實(shí)驗(yàn)探索及測(cè)試條件較為完整系統(tǒng)，為未來繼續(xù)研究并優(yōu)化WSe2 的高性能邏輯器件奠定了實(shí)驗(yàn)基礎(chǔ). 通過理論計(jì)算還可以得到實(shí)驗(yàn)中所得不到的數(shù)據(jù)，如電子和空穴的有效質(zhì)量、能帶結(jié)構(gòu)及態(tài)密度分布等，同時(shí)對(duì)比表1 數(shù)據(jù)得知，WSe2 為雙極性材料，其電子與空穴相比擁有相近的有效質(zhì)量和載流子遷移率，這意味著WSe2 在p 型半導(dǎo)體材料的應(yīng)用方面也存在巨大潛能. WSe2-FETs 器件表現(xiàn)出明顯的n 型半導(dǎo)體器件的性質(zhì)，這是因?yàn)橛捎诎雽?dǎo)體與金屬之間存在費(fèi)米能級(jí)差，當(dāng)兩者緊密接觸時(shí)會(huì)形成統(tǒng)一費(fèi)米勢(shì)，在接觸界面產(chǎn)生能帶彎曲，由此形成肖特基勢(shì)壘. 該勢(shì)壘的存在降低了載流子的注入效率，從而產(chǎn)生較大的寄生電阻. 根據(jù)肖特基接觸理論，金屬費(fèi)米能級(jí)與半導(dǎo)體費(fèi)米能級(jí)的相對(duì)位置可以影響接觸界面的肖特基勢(shì)壘高度. 當(dāng)金屬費(fèi)米能級(jí)高于WSe2 費(fèi)米能級(jí)時(shí)，電子會(huì)從金屬注入WSe2. 相反，當(dāng)金屬費(fèi)米能級(jí)低于WSe2 費(fèi)米能級(jí)時(shí)，電子則會(huì)從WSe2 注入金屬中，即在WSe2 中形成空穴注入. 選擇的金屬電極為Ti/Au，其中Ti 電極與WSe2 接觸，根據(jù)肖特基接觸理論，由于Ti 的功函數(shù)值（4. 33 eV）與WSe2 的電子親和勢(shì)（4 eV）相差很小，使得兩者接觸時(shí)更容易形成n 型載流子，從而使WSe2-FETs 表現(xiàn)出明顯的n 型半導(dǎo)體特性. 從理論計(jì)算過程也發(fā)現(xiàn)，對(duì)于具有一定厚度的WSe2， 無論采用二維或三維體系的載流子遷移率計(jì)算公式都不能得到相符合的計(jì)算結(jié)果，因此，需要對(duì)現(xiàn)有 的計(jì)算方法進(jìn)行修正或者借助于新的理論和計(jì)算方法開展對(duì)載流子遷移率的研究.

3結(jié)論

通過控制WSe2 納米片和介電層SiO2 的厚度、測(cè)試溫度和退火因素，研究了微機(jī)械剝離法獲得的WSe2納米片的FETs 性能. 結(jié)果表明，以7 層WSe2 納米片為溝道材料，100 nm 氧化層厚度的SiO2/Si 為介電層襯底，Ti/Au（10/100 nm）為電極，制備的WSe2-FETs 表現(xiàn)出優(yōu)異的電學(xué)性能. 在298 K 下，載流子遷移率為81. 10 cm2·V?1·s?1，經(jīng)過退火處理后，載流子遷移率可達(dá)93. 17 cm2·V?1·s?1，開關(guān)比為107，與理論計(jì)算值相當(dāng). 在78 K 的低溫下，載流子遷移率高達(dá)482. 78 cm2·V?1·s?1，開關(guān)比提高到108. 將實(shí)驗(yàn)所得到的數(shù)據(jù)通過建立數(shù)學(xué)模型來模擬載流子傳輸過程，并進(jìn)行理論數(shù)值計(jì)算，同時(shí)，結(jié)合理論計(jì)算結(jié)果也注意到，WSe2 具有電子和空穴的雙極型導(dǎo)電特性，可以利用WSe2 和金屬電極之間的接觸特性來實(shí)現(xiàn)n 型到p 型導(dǎo)電類型的轉(zhuǎn)變. 研究結(jié)果為實(shí)現(xiàn)低功耗互補(bǔ)型金屬氧化物半導(dǎo)體集成電路（CMOS） 奠定了基礎(chǔ). 并為研究和優(yōu)化二維原子晶體的高性能邏輯器件應(yīng)用提供了實(shí)驗(yàn)和理論參考.